Триггеры

Триггер, дифференциальный, положительный фронт, D, 70 нс, 14 МГц, SOIC, 16 вывод(-ов)...

Триггер, главный/ведомый, дополнительный выход, положительный фронт, JK, 45 нс, 24 МГц, 6.8 мА, DIP.The CD4027BE is a Single Monolithic Chip Integrated Circuit, containing two identical complementary-symmetry J-K master-slave flip-flops. Each flip-flop has provisions for individual J, K, set, reset ..

Триггер, главный/ведомый, дополнительный выход, дифференциальный, положительный фронт, JK, 45 нс.The CD4027BM is a CMOS dual J-K Master-slave Flip-flop useful in performing control, register and toggle functions. Logic levels present at the J and K inputs along with internal self-steering control th..

Триггер, дополнительный выход, дифференциальный, положительный фронт, JK, 45 нс, 24 МГц, 6.8 мА.The CD4027BM96 is a CMOS dual J-K Master-slave Flip-flop useful in performing control, register and toggle functions. Logic levels present at the J and K inputs along with internal self-steering control t..

Триггер, дифференциальный, положительный фронт, JK, 45 нс, 24 МГц, SOIC, 16 вывод(-ов)...

Триггер, дифференциальный, положительный фронт, JK, 10.3 нс, 100 МГц, 24 мА, SOIC, 16 вывод(-ов).The CD74AC109M96 is a dual positive-edge-triggered J-K Flip-flop with set and reset. It contains two independent J-K\ positive-edge-triggered flip-flops. A low level at the preset (PRE\) or clear (CLR\) ..

Триггер, со сбросом и предустановкой, дополнительный выход, отрицательный фронт, JK, 10.3 нс.The CD74AC112M is a dual negative-edge-triggered J-K Flip-flop with set and reset. It contains two independent J-K negative-edge-triggered flip-flops. A low level at the preset (PRE\) or clear (CLR\) inputs ..

Триггер, 74AC174, D, 13.5 нс, 95 МГц, 24 мА, DIP...

Триггер, со сбросом, дополнительный выход, положительный фронт, D, 12.2 нс, 100 МГц, 24 мА, SOIC...

Триггер, со сбросом, неинвертированный, положительный фронт, D, 13.5 нс, 114 МГц, 24 мА, DIP.The CD74AC273E is an Octal D-type Flip-flop with reset. It utilizes advanced CMOS logic technology. Information at the D input is transferred to the Q output on the positive-going edge of the clock pulse. Al..